

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2004-335406

(43)Date of publication of application : 25.11.2004

(51)Int.Cl.

H01J 11/02

H01J 11/00

(21)Application number : 2003-133106

(71)Applicant : MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing : 12.05.2003

(72)Inventor : HASEGAWA KAZUYUKI

TAKADA YUSUKE


SHINDO KATSUTOSHI

(54) PLASMA DISPLAY PANEL

(57)Abstract:

PROBLEM TO BE SOLVED: To display an excellent image by improving the response of generation of discharge to an applied voltage and suppressing the delay of the discharge.

SOLUTION: A plasma display panel 21, comprising a front face plate 22 with a display electrode 26 composed of a scanning electrode 24 and a sustaining electrode 25; and a dielectric layer 27 to cover them, has a structure in which a whisker 27a is mixed into the dielectric layer 27. Accordingly, the electric field intensity due to the applied voltage is increased by a shape effect of the whisker 27a in the surface layer of the dielectric layer 27, it is considered that a quantity of electrons emitted toward a discharge space 35 is increased, and as a result, it is considered that the response of the generation of discharge to the applied voltage is improved.



LEGAL STATUS

[Date of request for examination]

27.01.2006

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2004-335406

(P2004-335406A)

(43) 公開日 平成16年11月25日 (2004. 11. 25)

(51) Int. Cl. ⁷

H 0 1 J 11/02

H 0 1 J 11/00

F I

H 0 1 J 11/02

H 0 1 J 11/00

B

K

テーマコード (参考)

5 C 0 4 0

審査請求 未請求 請求項の数 7 O L (全 10 頁)

(21) 出願番号 特願2003-133106 (P2003-133106)
 (22) 出願日 平成15年5月12日 (2003. 5. 12)

(71) 出願人 000005821
 松下電器産業株式会社
 大阪府門真市大字門真1006番地
 (74) 代理人 100097445
 弁理士 岩橋 文雄
 (74) 代理人 100103355
 弁理士 坂口 智康
 (74) 代理人 100109667
 弁理士 内藤 浩樹
 (72) 発明者 長谷川 和之
 大阪府門真市大字門真1006番地 松下
 電器産業株式会社内
 (72) 発明者 高田 祐助
 大阪府門真市大字門真1006番地 松下
 電器産業株式会社内

最終頁に続く

(54) 【発明の名称】 プラズマディスプレイパネル


(57) 【要約】

【課題】印加電圧に対する放電の発生の応答性を改善し、放電遅れを抑制することで、良好な画像の表示を可能とすることを目的とする。

【解決手段】走査電極24と維持電極25とからなる表示電極26と、それを覆う誘電体層27とを備える前面板22を有するプラズマディスプレイパネル21において、誘電体層27にウィスカー27aが混入された構成とする。

このことにより、誘電体層27表層において、印加電圧による電界強度がウィスカーの形状効果により大きくなり、放電空間35に向けて放出される電子の量が多くなるものと考えられ、その結果、印加電圧に対する放電の発生の応答性が改善されるものと考えられる

【選択図】 図1



【特許請求の範囲】**【請求項 1】**

走査電極と維持電極とからなる表示電極を覆う誘電体層を備えた前面板を有するプラズマディスプレイパネルにおいて、誘電体層にウィスカーが混入されていることを特徴とするプラズマディスプレイパネル。

【請求項 2】

前記ウィスカーの混入量が、0.1重量%以上60重量%以下であることを特徴とする請求項 1 に記載のプラズマディスプレイパネル。

【請求項 3】

前記ウィスカーの少なくとも一部が、前記誘電体層の表面から突出していることを特徴とする請求項 1 または 2 に記載のプラズマディスプレイパネル。 10

【請求項 4】

前記ウィスカーの形状が、針状、テトラポット状の中から選ばれる少なくとも一つであることを特徴とする請求項 1 から 3 のいずれかに記載のプラズマディスプレイパネル。

【請求項 5】

前記ウィスカーの材質が、 ZnO 、 TiO_2 、 SiC 、 Si_3N_4 、 AlN 、 BN 、 TiC の中から選ばれる少なくとも一つであることを特徴とする請求項 1 から 4 のいずれかに記載のプラズマディスプレイパネル。

【請求項 6】

前記誘電体層が多層構造であり、前記ウィスカーが、最表層の誘電体層にのみ混入されていることを特徴とする請求項 1 から 5 のいずれかに記載のプラズマディスプレイパネル。 20

【請求項 7】

請求項 1 から 6 のいずれかに記載のプラズマディスプレイパネルと、それを駆動するための駆動回路とを有するプラズマディスプレイ装置。

【発明の詳細な説明】**【0001】****【発明の属する技術分野】**

本発明は、画像表示デバイスなどに用いるプラズマディスプレイパネル（PDP）、およびそれを用いたプラズマディスプレイ装置に関する。

【0002】**【従来の技術】**

近年、双方向情報端末として大画面、壁掛けテレビへの期待が高まっており、PDPは、自発光型で美しい画像表示ができ、大画面化が容易である等の理由から、その有力な候補として注目されている。

【0003】

PDPは大別して、駆動的にはAC型とDC型とがあり、放電形式では面放電型と対向放電型とがあるが、高精細化、大画面化および構造の簡素性に伴う製造の簡便性から、現状では、3電極構造の面放電型のPDPが主流である。

【0004】

このPDPの一般的な構造を図9に示す。図9はPDPの概略構成を示す断面斜視図である。 40

【0005】

PDP 1 の前面板 2 は、例えばフロートガラスのような、平滑で、透明且つ絶縁性の基板 3 上に、走査電極 4 と維持電極 5 とからなる表示電極 6 を複数形成し、そしてその表示電極 6 を覆うように誘電体層 7 を形成し、さらにその誘電体層 7 上に MgO からなる保護層 8 を形成することにより構成している。なお、走査電極 4 および維持電極 5 は、それぞれ放電電極となる透明電極 4 a、5 a およびこの透明電極 4 a、5 a に電気的に接続された $Cr/Cu/Cr$ または Ag 等からなるバス電極 4 b、5 b とから構成されている。

【0006】

また、背面板 9 は、例えばガラスのような絶縁性の基板 10 上に、アドレス電極 11 を複 50

数形成し、このアドレス電極11を覆うように誘電体層12を形成している。そしてこの誘電体層12上の、アドレス電極11間に対応する位置には隔壁13を設けており、誘電体層12の表面と隔壁13の側面にかけて蛍光体層14を設けた構造となっている。

【0007】

そして前面板1と背面板9とは、表示電極6とアドレス電極11とが直交するように放電空間15を挟んで対向して配置される。そして放電空間15には、放電ガスとして、ヘリウム、ネオン、アルゴン、キセノンのうち、少なくとも1種類の希ガスが66500Pa (500 Torr) 程度の圧力で封入されており、隔壁13によって仕切られアドレス電極11と表示電極6である走査電極4および維持電極5との交差部が単位発光領域である放電セル16として動作する。

10

【0008】

このPDP1では、アドレス電極11、表示電極6に周期的な電圧を印加することによって放電を発生させ、この放電による紫外線を蛍光体層14に照射し可視光に変換させることにより、画像表示を行う。

【0009】

ここで、従来のPDP1においては、上述のように、主放電を行うための表示電極6が誘電体層7で覆われていることからメモリー駆動が可能な構成となっており、このことにより駆動電圧を低下させることが可能となっている。また、保護層8は、主放電の際に生じるイオン衝撃によって誘電体層7が変質し、駆動電圧が上昇してくることを抑制するためのものであり、一般的には上述のように酸化マグネシウム (MgO) などの、耐スパッタ

20

【0010】

【非特許文献1】

2001 FPDテクノロジー大全、株式会社 電子ジャーナル、2000年10月25日、P543

【0011】

【発明が解決しようとする課題】

ここで、テレビ映像を表示する場合には、1フィールド=1/60 (s) 内で全てのシーケンスを終了させる必要があるが、近年、表示画像の高精細化に伴い、走査線数が増加しているため、これに応えるには、アドレス電極11、表示電極6に印加する周期的な電圧のパルス幅は狭くして高速駆動を行なうことが必要となる。しかし、実際には、電圧のパルスの立ち上がりから遅れて放電が発生するという「放電遅れ」が存在するために、印加されたパルス幅内で放電が終了する確率が低くなり、この結果、本来、点灯すべき放電セル16に対して行うアドレス放電が十分に出来ず、点灯不良となってしまう場合があった。ここで、放電遅れは、放電が開始される際にトリガーとなる初期電子が、保護層8から放電空間15中に放出されにくいことが、主要な要因として考えられる。

30

【0012】

本発明はこのような課題に鑑みてなされたもので、印加電圧に対する放電の発生の応答性を改善し、放電遅れを抑制することで、良好な画像の表示を可能とすることを目的とする。

40

【0013】

【課題を解決するための手段】

上記目的を実現するために本発明のプラズマディスプレイパネルは、走査電極と維持電極とからなる表示電極を覆う誘電体層を備えた前面板を有するプラズマディスプレイパネルにおいて、誘電体層にウィスカが混入されていることを特徴とするものである。

【0014】

また、上記目的を実現するために本発明のプラズマディスプレイ装置は、本発明のプラズマディスプレイパネルと、それを駆動するための駆動回路とを有するものである。

【0015】

【発明の実施の形態】

50

すなわち、本発明の請求項 1 に記載の発明は、走査電極と維持電極とからなる表示電極を覆う誘電体層を備えた前面板を有するプラズマディスプレイパネルにおいて、誘電体層にウィスカが混入されていることを特徴とするプラズマディスプレイパネルである。

【0016】

また、請求項 2 に記載の発明は、請求項 1 に記載の発明において、前記ウィスカの混入量が、0.1 重量%以上 60 重量%以下であることを特徴とするものである。

【0017】

また、請求項 3 に記載の発明は、請求項 1 または 2 に記載の発明において、前記ウィスカの少なくとも一部が、前記誘電体層の表面から突出していることを特徴とするものである。

【0018】

また、請求項 4 に記載の発明は、請求項 1 から 3 のいずれかに記載の発明において、前記ウィスカの形状が、針状、テトラポット状、メッシュ状の中から選ばれる少なくとも一つであることを特徴とするものである。

【0019】

また、請求項 5 に記載の発明は、請求項 1 から 4 のいずれかに記載の発明において、前記ウィスカの材質が、 ZnO 、 TiO_2 、 SiC 、 Si_3N_4 、 AlN 、 BN 、 TiC の中から選ばれる少なくとも一つであることを特徴とするものである。

【0020】

また、請求項 6 に記載の発明は、請求項 1 から 5 のいずれかに記載の発明において、前記誘電体層が多層構造であり、前記ウィスカが、最表層の誘電体層にのみ混入されていることを特徴とするものである。

【0021】

また、請求項 7 に記載の発明は、請求項 1 から 6 のいずれかに記載のプラズマディスプレイパネルと、それを駆動するための駆動回路とを有するプラズマディスプレイ装置である。

【0022】

以下、本発明の一実施の形態について、図面を用いて説明する。

【0023】

図 1 は、本発明の一実施の形態による PDP の概略構造を示す断面斜視図である。

【0024】

PDP 21 の前面板 22 は、例えばフロートガラスのような、平滑で、透明且つ絶縁性の基板 23 上に、走査電極 24 と維持電極 25 とからなる表示電極 26 を複数形成し、そしてその表示電極 26 を覆うように誘電体層 27 を形成し、さらにその誘電体層 27 上に MgO からなる保護層 28 を形成することにより構成している。なお、走査電極 24 および維持電極 25 は、それぞれ放電電極となる透明電極 24a、25a およびこの透明電極 24a、25a に電氣的に接続された $Cr/Cu/Cr$ または Ag 等からなるバス電極 24b、25b とから構成されている。また、誘電体層 27 にはウィスカ 27a が混入された構成となっている。

【0025】

また、背面板 29 は、例えばガラスのような絶縁性の基板 30 上に、アドレス電極 31 を複数形成し、このアドレス電極 31 を覆うように誘電体層 32 を形成している。そしてこの誘電体層 32 上の、アドレス電極 31 間に対応する位置には隔壁 33 を設けており、誘電体層 32 の表面と隔壁 33 の側面にかけて蛍光体層 34 を設けた構造となっている。

【0026】

そして前面板 21 と背面板 29 とは、表示電極 26 とアドレス電極 31 とが直交するように放電空間 35 を挟んで対向して配置されている。そして放電空間 35 には、放電ガスとして、ヘリウム、ネオン、アルゴン、キセノンのうち、少なくとも 1 種類の希ガスが 66500 Pa (500 Torr) 程度の圧力で封入されており、隔壁 33 によって仕切られアドレス電極 31 と表示電極 26 である走査電極 24 および維持電極 25 との交差部が単

10

20

30

40

50

位発光領域となる放電セル 36 として動作する。

【0027】

この PDP 21 では、アドレス電極 31、表示電極 26 に印加される周期的な電圧によって放電を発生させ、この放電による紫外線を蛍光体層 34 に照射して可視光に変換させることにより、画像表示を行う。

【0028】

次に、上述した構成の PDP 21 の駆動方法について説明する。図 2 は、PDP 21 と、PDP 21 を駆動するための駆動回路 41 とを有するプラズマディスプレイ装置 100 の概略構成を示すブロック図である。PDP 21 を駆動するための駆動回路 41 は、走査電極ドライバ 42 と維持電極ドライバ 43 とアドレス電極ドライバ 44 と、これらの動作を制御するコントローラ 45 を有している。そして、PDP 21 の駆動時には、点灯させようとする放電セル 36 の走査電極 24 とアドレス電極 31 との間にアドレス電圧を印加してアドレス放電を行った後に、走査電極 24 と維持電極 25 との間にパルス電圧を印加して維持放電を行う。そして、この放電セル 36 での放電に伴い紫外線が発光し、この紫外線が蛍光体層 33 (図 1) で可視光に変換され、放電セル 36 が点灯する。

【0029】

ここで、PDP では、一般的に、1 フレームの映像を複数のサブフィールド (SF) に分割することによって階調表現をする方式が用いられている。そして、この方式では放電セル 36 中の放電ガスの放電を制御するために 1 SF を更に 4 つの期間に分割する。図 3 は、駆動回路 41 が出力する、上記プラズマディスプレイ装置 100 の駆動電圧の波形の、1 SF 中でのタイムチャートである。

【0030】

図 3 に示す各期間について説明する。セットアップ期間 51 は、放電を生じやすくするために、PDP 21 (図 1) 内の全放電セル 36 (図 1) に均一に壁電荷を蓄積させるためのものである。また、アドレス期間 52 では、点灯させる放電セル 36 (図 1) の書き込み放電を行なう。サステイン期間 53 では、アドレス期間 52 で書き込まれた放電セル 36 (図 1) を点灯させ、その点灯を維持させる。そしてイレース期間 54 では、壁電荷を消去させることによって放電セル 36 (図 1) の点灯を停止させる。

【0031】

次に各期間での具体的な状態を、図 1 と図 3 とを用いて説明する。まずセットアップ期間 51 では、走査電極 24 にアドレス電極 31 および維持電極 25 よりも高い電圧を印加し、放電セル 36 内の放電ガスを放電させる。これによって発生した電荷はアドレス電極 31、走査電極 24 および維持電極 25 間の電位差を打ち消すように放電セル 36 の壁面に蓄積され、その結果、走査電極 24 付近の保護層 28 表面には、負の電荷が壁電荷として蓄積され、またアドレス電極 31 付近の蛍光体層 34 表面および維持電極 25 付近の保護層 28 表面には、正の電荷が壁電荷として蓄積されるものと考えられる。そしてこの壁電荷により、走査電極 24 とアドレス電極 31 との間、および走査電極 24 と維持電極 25 との間には所定の値の壁電位が生じるものと考えられる。

【0032】

次にアドレス期間 52 では、点灯させる放電セル 36 に対して、走査電極 24 にアドレス電極 31 および維持電極 25 に比べ低い電圧を印加する。即ち、走査電極 24 とアドレス電極 31 との間に、壁電位と同方向に電圧を印加するとともに、走査電極 24 と維持電極 25 との間にも壁電位と同方向に電圧を印加することで、書き込み放電を生じさせる。その結果、蛍光体層 34 表面、保護層 28 表面には負の電荷が蓄積され、走査電極 24 付近の保護層 28 表面には正の電荷が壁電荷として蓄積されるものと考えられる。そしてこのことにより、維持電極 25 と走査電極 24 との間には、所定の値の壁電位が生じるものと考えられる。ここで、走査電極 24 とアドレス電極 31 との間に電圧を印加してから、書き込み放電が生じるまでの時間遅れが「放電遅れ」である。さらに、各走査電極 24 のアドレス時間内に書き込み放電が起こらなかった場合は、それは「書き込みミス」であり、この場合には、維持放電が生じず、画像表示上、ちらつきとなって現れてくる。ここで、

更なる高精細化が進んだ場合、各走査電極 24 に割り当てられるアドレス時間をさらに短くすることが必要となるため、書き込みミスが生じる確率がさらに高くなる。

【0033】

サステイン期間 53 では、走査電極 24 に維持電極 25 に比べ高い電圧を印加する。即ち、維持電極 25 と走査電極 24 との間に、壁電位と同方向に電圧を印加することにより、維持放電を生じさせる。その結果、放電セル 36 の点灯を開始させることができる。そして、維持電極 25 と走査電極 24 とに交互に極性が入れ替わるように電圧パルスを印加することで、断続的にパルス発光させることができる。

【0034】

イレース期間 54 では、幅の狭い消去パルスを維持電極 25 に印加することで不完全な放電を発生させ壁電荷を消滅させることで放電の消去を行う。 10

【0035】

ここで、上述のような「放電遅れ」や「書き込みミス」は、放電が開始される際にトリガーとなる初期電子が、保護層 28 から放電空間 35 に放出されにくいことが主原因であると考えられるが、本発明の一実施の形態による PDP 21 によれば、誘電体層 27 にウィスカー 27a が混入された構成であることから、誘電体層 27 中において、ウィスカー 27a の形状効果による電界集中が発生し、このことにより、印加電圧による電界強度が大きくなり、放電空間 35 に向けて放出される電子の量が多くなることが考えられる。その結果、トリガーとなる初期電子が放出されやすくなり、放電遅れや書き込みミスが抑制されるものと考えられる。 20

【0036】

上述した本発明の一実施の形態による PDP の効果を確認するために、本発明者らが行った検討結果を以下に示す。

【0037】

ウィスカー 27a の混入量が異なる誘電体層 27 を有する PDP 21 を作製し、それぞれの PDP 21 に対し、アドレス期間において、走査電極 24 とアドレス電極 31 との間に電圧を印加してから放電が起こるまでの時間差である「放電遅れ」を測定した。

【0038】

具体的には、放電発光のピークを示した時間を放電が起きた時間とし、その遅れ時間を 100 回測定し、それを平均化した。 30

【0039】

また、誘電体層 27 の形成方法としては、酸化鉛 (PbO) または酸化ビスマス (Bi_2O_3) または酸化磷 (PO_4) を主成分 (一例として、酸化鉛 (PbO) 70 重量%、酸化硼素 (B_2O_3) 15 重量%、酸化珪素 (SiO_2) 15 重量%) とするペースト状態の低融点ガラス材料に、ウィスカー 27a を混入し、これをダイコート法によって厚み $20\mu m \sim 50\mu m$ に形成し、その後、低融点ガラス材料における通常の条件で乾燥、焼成することで形成した。低融点ガラス材料に混入するウィスカー 27a の量は、0 重量%、0.1 重量%、1 重量%、10 重量%、40 重量%、60 重量%、80 重量% と変化させた。

【0040】

また、使用したウィスカー 27a は、熱 CVD 法にて作製した、図 4 に示すようなテトラポット形状の酸化亜鉛 (ZnO) ウィスカー (ウィスカー 1 本の足の長さ: $1 \sim 200\mu m$ 、核部の足の太さ: $0.01 \sim 10\mu m$ 、典型的には 1 本の足の長さ: $5 \sim 50\mu m$ 、核部の足の太さ: $0.05 \sim 5\mu m$) である。なお、これは商品名「パナテトラ」として、松下アムテック株式会社から市販されているものである。 40

【0041】

図 5 に、誘電体層 27 におけるウィスカー 27a の存在状態の一例を、模式的に、前面板 22 の部分拡大断面図として示す。

【0042】

そして、放電遅れ時間の評価結果を図 6 に示す。図 6 からわかるように、ウィスカー 27 50

aの混入量が0重量%の場合での放電遅れ時間が2700 nsであるのに対し、ウィスカ-混入量を増加させるにしたがい、放電遅れ時間が短くなっていくことが確認できる。

【0043】

すなわち、これらのことから、誘電体層27にウィスカ-27aを混入させることによって、放電遅れが抑制された、ちらつきの少ない良好な画像表示が可能なPDPを得ることができることがわかる。

【0044】

しかしながら、ウィスカ-27aの混入量を60重量%以上とすると誘電体層27としての透過率が著しく低下してしまい、画像表示に支障をきたすことになってしまうため、本発明の効果を十分に発揮できるウィスカ-27aの混入量としては、0.1重量%以上60重量%以下が好ましい。

【0045】

また発明者らは、さらに本発明の効果を発揮する構成として、図7に示すように、誘電体層27の表面から放電空間35側に、保護層28を貫いてウィスカ-27aの突起形状の少なくとも一部が出ている（突出、あるいは露出している等の状態）構成について検討を行った。この結果を図8に示す。これはウィスカ-27aを1重量%混入させた場合に対し、ウィスカ-27aが誘電体層27の表面から放電空間35側に、保護層28を貫いて突出している場合と突出していない場合とでの放電遅れ時間を比較したものである。図8から、ウィスカ-27aが突出した構成によって放電遅れ時間がさらに短くなっていることが確認でき、放電空間35に向けて放出される電子の量が多くなった結果であると考えられる。

【0046】

ここで、意図的にウィスカ-27aを放電空間35側に突出させる手法としては、ウィスカ-27aの足が誘電体層27の厚さよりも長いものを使用することや、誘電体層27を多層構造とし、放電空間35側の最表層の誘電体層を形成する際にのみ、ウィスカ-27aを混入して形成することで、誘電体層27の総厚を変えずにウィスカ-27aが突出する確率を高くする方法などが挙げられる。いずれの場合においても、突出量としては、保護層28の厚み以上とし、誘電体層27から突出すると共に、保護層28からも突出するように構成することが望ましい。

【0047】

なお、以上の説明においては、形状としてはテトラポット形状のものを例として挙げたが、特にこれに限るものではなく、針状や、ウィスカ-が平面的に絡み合ったメッシュ状である場合でも、上述した効果を同様に得ることができることを確認している。但し、テトラポット形状であると、誘電体層27中での存在状態として、放電空間35に向かってウィスカ-の突起形状が「立つ」確率が高くなるため好ましい。

【0048】

また、組成としてもZnOに限るものではなく、例えばTiO₂、またはSiC、またはSi₃N₄、またはAlN、またはBN、またはTiCなど、ウィスカ-を生成する材質であれば、上述した効果を同様に得ることができることを確認している。

【0049】

【発明の効果】

以上説明したように本発明のプラズマディスプレイパネルによれば、誘電体層にウィスカ-を混入した構成により、印加電圧に対する放電の発生の応答性が改善され、放電遅れが抑制された、良好な画像を表示することが可能なプラズマディスプレイパネル、およびそれを用いたプラズマディスプレイ装置を実現することができる。

【図面の簡単な説明】

【図1】 本発明の一実施の形態によるプラズマディスプレイパネルの概略構成を示す断面斜視図

【図2】 本発明の一実施の形態によるプラズマディスプレイパネルを用いたプラズマディスプレイ装置の概略構成を示すブロック図

【図3】 本発明の一実施の形態によるプラズマディスプレイパネルの駆動波形を示すタイムチャート

【図4】 ウィスカの形状の一例を示す模式図

【図5】 本発明の一実施の形態によるプラズマディスプレイパネルの、誘電体層におけるウィスカの存在状態の一例を示す前面板の部分拡大断面図

【図6】 本発明の一実施の形態によるプラズマディスプレイパネルの、誘電体層中のウィスカの混入量に対する放電遅れ時間の変化を示す図

【図7】 本発明の他の実施の形態によるプラズマディスプレイパネルの、誘電体層におけるウィスカの存在状態の一例を示す前面板の部分拡大断面図

【図8】 誘電体層中のウィスカの、突出による放電遅れ時間の変化を示す図

10


【図9】 従来のプラズマディスプレイパネルの概略構成を示す断面斜視図

【符号の説明】


- 2 1 プラズマディスプレイパネル (PDP)
- 2 2 前面板
- 2 3 基板
- 2 4 走査電極
- 2 5 維持電極
- 2 6 表示電極
- 2 7 誘電体層
- 2 7 a ウィスカ
- 2 8 保護層

20


【図1】




【図2】




【図3】



【図4】





フロントページの続き

(72)発明者 真銅 勝利

大阪府門真市大字門真1006番地 松下電器産業株式会社内

Fターム(参考) 5C040 FA01 FA04 GB03 GB14 GD02 GD07 JA02 JA07 KA03 KA04

KB03 KB19 KB22 KB28 LA12 LA13 LA18 MA17